Regular array synthesis using ALPHA

We report our current research in a computer assisted methodology for synthesizing regular array processors using the Alpha language and design environment. The design process starts from an algorithmic level description of the function and nishes with a netlist of an array processor which performs the speciied function. To illustrate the proposed approach, we present the design of an array processor to do polynomial division. Synth ese de r eseaux r eguliers avec ALPHA R esum e : Ce papier pr esente une m ethodologie de synth ese assist ee par ordinateur dans l'envi-ronnement Alpha. Cet environnement est d edi e a la synth ese de r eseaux r eguliers. Partant d'une description comportementale de type algorithmique d'une fonction, le processus de conception g e-n ere la netlist du r eseau de processeurs correpondant. L'approche est illustr ee par la pr esentation de la synth ese d'un r eseau de processeurs r ealisant la division polynomiale.